利用報告書 / User's Report | ARIM Japan公式ホームページ_マテリアル先端リサーチインフラ

【公開日：2023.07.31】【最終更新日：2023.04.25】

課題データ / Project Data

課題番号 / Project Issue Number

22UT1175

利用課題名 / Title

２次元層状FET特性の経時変化の起源の解明

利用した実施機関 / Support Institute

東京大学

機関外・機関内の利用 / External or Internal Use

内部利用（ARIM事業参画者以外）/Internal Use (by non ARIM members)

技術領域 / Technology Area

【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）-

【重要技術領域 / Important Technology Area】（主 / Main）高度なデバイス機能の発現を可能とするマテリアル/Materials allowing high-level device functions to be performed（副 / Sub）-

キーワード / Keywords

パリレンコーター,蒸着・成膜/Evaporation and Deposition,ナノエレクトロニクスデバイス,ナノエレクトロニクスデバイス,量子効果デバイス

利用者と利用形態 / User and Support Type

利用者名（課題申請者）/ User Name (Project Applicant)

長汐晃輔

所属名 / Affiliation

東京大学マテリアル工学専攻

共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes

李曙紅

ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes

利用形態 / Support Type

（主 / Main）機器利用/Equipment Utilization（副 / Sub）-

利用した主な設備 / Equipment Used in This Project

UT-709：パリレンコーター

報告書データ / Report

概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)

2次元層状FETにおいて、トップゲートhigh-k絶縁膜特性の電気的信頼性は重要である．これまでに差圧型蒸着装置を新規に構築しEr金属を酸素雰囲気下で酸化蒸着させることでEr2O3の特性の経時変化を調べるために、通常のデバイスとパリレンコーターにより吸着水の侵入を低減したデバイスの場合で比較検討を行っている。

実験 / Experimental

機械剥離した単層MoS₂をSiO₂ (108 nm)/n⁺-Si上に転写し，ソース・ドレイン電極Ni/Au(0.5nm/30 nm)を蒸着した．次に，酸素分離型熱蒸着装置を用いて絶縁膜Er₂O₃(5 nm)を堆積した．最後に，トップゲート電極Au(30 nm)を形成した．さらに，パリレンコーター（UT-709，PDS2010）を用いてパリレンを1 um厚さ堆積した．

結果と考察 / Results and Discussion

バックゲート電圧V_BGにおけるドレイン電流I_D-トップゲート電圧V_TG伝達特性からI_D= 1 nAとなるV_TG, V_BGを抽出し，Er₂O₃の誘電率を求めた結果，e_TG= ~9であり，60日後で~5, 100日後で~4と大きな経時劣化を観測した．一方，サブスレッショルド特性は115 mV/dec程度と高かったが，逆に100日後には95 mV/decと低減した．サブスレッショルド特性は界面特性のためMoS2に導入された歪の緩和に起因すると予測されるが，誘電率はEr₂O₃自身のバルク特性であり，水透過性の低いパリレンコーティングにおいても誘電率が低下したことから，デバイス作製プロセスでの現像液に含まれる水がEr₂O₃と接触するため，この点の改善が重要であると考えられる．

図・表・数式 / Figures, Tables and Equations

Er₂O₃ top gate MoS₂ FETのトランスファー曲線．パリレンコーターによりパッシベーションを行っている．

その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)

参考文献Haruki Uchiyama, Kohei Maruyama, Edward Chen, Tomonori Nishimura, Kosuke Nagashio, "A Monolayer MoS₂ FET with an EOT of 1.1 nm Achieved by the Direct Formation of a High-κ Er₂O₃ Insulator Through Thermal Evaporation", Small, 2023, 2207394.

成果発表・成果利用 / Publication and Patents

論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)

口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.

Shuhong Li, Tomonori Nishimura, Kosuke Nagashio, "EOT scaling of top-gate MoS2 FET below 1 nm", JSAP spring meeting 2023, [17a-B414-7].

特許 / Patents

特許出願件数 / Number of Patent Applications：0件
特許登録件数 / Number of Registered Patents：0件