【公開日：2023.07.31】【最終更新日：2023.04.27】
課題データ / Project Data
課題番号 / Project Issue Number
22WS0108
利用課題名 / Title
ダイヤモンドパワー電界効果トランジスタの研究
利用した実施機関 / Support Institute
早稲田大学
機関外・機関内の利用 / External or Internal Use
内部利用（ARIM事業参画者以外）/Internal Use (by non ARIM members)
技術領域 / Technology Area
【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）計測・分析/Advanced Characterization
【重要技術領域 / Important Technology Area】（主 / Main）高度なデバイス機能の発現を可能とするマテリアル/Materials allowing high-level device functions to be performed（副 / Sub）-
キーワード / Keywords
ダイヤモンド, 金属酸化膜半導体電界効果トランジスタ(MOSFET), パワー半導体, 縦型デバイス,蒸着・成膜/Evaporation and Deposition,ALD,CVD,スパッタリング/Sputtering,リソグラフィ/Lithography,膜加工・エッチング/Film processing and Etching,電子顕微鏡/Electron microscopy,パワーエレクトロニクス/ Power electronics
利用者と利用形態 / User and Support Type
利用者名（課題申請者）/ User Name (Project Applicant)
太田 康介
所属名 / Affiliation
早稲田大学理工学術院
共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes
成田憲人
ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes
利用形態 / Support Type
（主 / Main）機器利用/Equipment Utilization（副 / Sub）-
利用した主な設備 / Equipment Used in This Project
WS-030：プラズマCVD装置
WS-001：イオンビームスパッタ装置
WS-004：原子層堆積装置
WS-007：ICP-RIE装置
WS-012：電界放出型 走査電子顕微鏡
報告書データ / Report
概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)
小型化が可能な高出力高速相補型インバータ実現に向け、半導体材料として優秀な物性値を有するダイヤモンドは、次世代p型パワー電界効果トランジスタ(p-FETs)として期待がされている。特に集積化と高耐圧動作の両立に適している縦型p-FETsの開発は必須である。ここでは、更なる高電流密度及び低オン抵抗を目指して、ダイヤモンドを用いた縦型構造の金属酸化膜半導体(MOS)FETsを作製し、電流電圧(I-V)特性を評価した。
実験 / Experimental
(001)p+ダイヤモンド基板([B]: ~1020 cm-3)上にマイクロ波プラズマ化学気相成長法を用いて、縦方向のリーク電流抑制のためアンドープ層及び窒素ドープ層([N]: 3~8´1018 cm-3)を計2.5 µm成膜し、誘導結合型反応性イオンエッチングにて幅約2 μm、深さ約3 µmのトレンチを形成した。次に、二次元正孔ガス(2DHG)誘起のための再成長アンドープ層500 nmを成膜し、ソース電極(Ti/Pt/Au: 30/20/100 nm)を形成した。そして、リモートプラズマ法の水素ラジカル照射によりダイヤモンド表面を水素終端化し、O2プラズマアッシャーによる素子分離後、H2Oを酸化剤とした高温(450度)原子層堆積法によりゲート絶縁膜Al2O3を200 nm堆積した。最後にイオンビームスパッタにて基板裏面にドレイン電極(Ti/Au: 10/250 nm)、基板表面及びトレンチ内部にゲート電極(Al: 300 nm)を形成し、縦型2DHGダイヤモンドMOSFETsの完成となる。
結果と考察 / Results and Discussion
作製した縦型デバイスの実効チャネル長(Lch)は3.0 μm、ソース·ドレイン間(LSD)は4.0 μm、ゲート·ドレイン間(LGD)は0.7 μmとなり、デバイスアクティブ領域はソース·ソース間距離(LSS :4 μm)とゲート幅(W G :25 μm)の積で定義し、1.0×10-6 cm2となった。透過型電子顕微鏡によるHAADF-STEM像(Fig.1)により再成長アンドープ層は結晶欠陥無く形成され、またトレンチ側壁にゲート電極Alが形成されていることからチャネル領域として利用でき電流制御が可能であることが確認できる。ID-VDS特性(Fig.2)よりVDS= −50 V, VGS= −20 VにてダイヤモンドFETsで最大のドレイン電流密度20.2 kA/cm2及び最小のオン抵抗である2.5 m ·cm2を達成した。
図・表・数式 / Figures, Tables and Equations
Fig.1. Cross-sectional high-angle annular dark-field scanning transmission electron microscopy (HAADF-STEM) image of the entire vertical trench gate device.
Fig.2. ID-VDS characteristics. The maximum ID was 20.2 kA/cm2 at VDS = −50 V and VGS = −20 V. The specific RonS was 2.5 mW cm2.
その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)
成果発表・成果利用 / Publication and Patents
論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)
口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.
- 太田 康介, 付 裕, 成田 憲人, 若林 千幸, 平岩 篤, 川原田 洋：第9回ZAIKEN Festa
- Kosuke Ota, Yu Fu, Kento Narita, Chiyuki Wakabayashi, Atsushi Hiraiwa, Hiroshi Kawarada：2022 Materials Research Society Fall Meeting & Exhibit
特許 / Patents
特許出願件数 / Number of Patent Applications：0件
特許登録件数 / Number of Registered Patents：0件