【公開日：2023.07.31】【最終更新日：2024.06.25】

課題データ / Project Data

課題番号 / Project Issue Number

22IT0045

利用課題名 / Title

GaNゲーティッドアノードダイオードに対する電子線露光微細ゲートプロセス適用可能性の検討

利用した実施機関 / Support Institute

東京工業大学 / Tokyo Tech.

機関外・機関内の利用 / External or Internal Use

外部利用/External Use

技術領域 / Technology Area

【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）-

【重要技術領域 / Important Technology Area】（主 / Main）量子・電子制御により革新的な機能を発現するマテリアル/Materials using quantum and electronic control to perform innovative functions（副 / Sub）-

キーワード / Keywords

電子ビーム露光, リソグラフィ, 微細加工, GaN, 電界効果トランジスタ, マイクロ波・ミリ波,EB

利用者と利用形態 / User and Support Type

利用者名（課題申請者）/ User Name (Project Applicant)

分島 　彰男

所属名 / Affiliation

名古屋工業大学大学院工学研究科

共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes

ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes

利用形態 / Support Type

（主 / Main）技術代行/Technology Substitution（副 / Sub）-

利用した主な設備 / Equipment Used in This Project

IT-001：電子ビーム露光装置
IT-002：電子ビーム露光データ加工ソフトウェア
IT-024：触針式段差計

報告書データ / Report

概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)

マイクロ波帯で優れたRF-DC変換効率を確認しているGaN HEMT構造を用いたゲーティッドアノードダイオード（GAD）に対して、電子線露光を用いた微細ゲートプロセスが適用可能であるか、検証をすすめている。オーミック電極形成時に行うアロイにより、マーク金属が変形するためマーク読取りが困難であることから、オーミック電極形成後に新たに形成したマークを用いて電子線露光を行った。オーミック電極（光学露光）とゲート電極の位置合わせの間に、メーク電極プロセスを介するため目ずれ量は増加するが、オーミック電極間距離を広げておくことである程度対応が可能であることが分かった。

実験 / Experimental

GADのオーミック電極を形成しておき、それに対して東京工業大学所有の電子ビーム露光装置（日本電子製　JBX-6300）を用いて、露光を行った。本検討では、露光の目ずれの確認であることから、試料上にZEP520Aレジストとウエハーのチャージアップ抑制のためのEspacer 300Zを塗布して露光した。
Fig.1(a)(b)には、同時期に検討した２枚のウエハのゲート用パターン形成後の写真を示す。Fig.1(a)ではゲート露光パターンが左にずれているが、Fig.1(b)では概ね位置合わせができている。このように、ウエハー間でばらつきがでてしまうことから、次の本検討ではオーミック電極間を広くして対応することとした。

結果と考察 / Results and Discussion

上記を踏まえて、本露光として、T型ゲート形成用３層レジストプロセスを上記電子ビーム露光装置にて行った。レジストは、基板側からZEP520A、PMGI SF6、ZEP520Aの３層レジストで、さらにその上に描画電子線による試料のチャージアップを抑制するための導電膜としてEspacer 300Zを成膜した。120μC/cm2で１回目の露光をおこない、純水による導電層の除去、キシレン 6 分、 IPA 30 秒で、それぞれ、上層、中間層レジストの現像を行った。その後、２回目の露光時のチャージアップ抑制のために再度、Espacer 300Zを成膜した後、320μC/cm2で露光し、導電層の除去、キシレンで現像を行った。露光前と上記プロセス終了後の試料の外観写真をFig.2に示す。Fig.2(a)が露光前のもの、Fig.2(b)が２回目の現像までを行ったものである。
この後、ゲート金属（Ni/Au）を蒸着リフトオフし、ゲートプロセスを完成させた。FETならびにダイオードとして動作していることを確認しており、現在、電気的特性を高精度に測定するための電極パッド形成を行っている。

図・表・数式 / Figures, Tables and Equations

Fig. 1 SEM Images of two samples after EB lithography. (a) Larger misalignment and (b) better one

Fig. 2 SIM images of a sample before exposure (a) and after the 2nd development (b)

その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)

プロセスにおいて、技術的な指導をいただきました東工大未来産業技術研究所の梅本様に感謝申し上げます。

成果発表・成果利用 / Publication and Patents

論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)

口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.

特許 / Patents

特許出願件数 / Number of Patent Applications：0件
特許登録件数 / Number of Registered Patents：0件