【公開日：2023.08.01】【最終更新日：2023.05.23】
課題データ / Project Data
課題番号 / Project Issue Number
22TT0037
利用課題名 / Title
フォトレジスト材の検討
利用した実施機関 / Support Institute
豊田工業大学 / Toyota Tech.
機関外・機関内の利用 / External or Internal Use
外部利用/External Use
技術領域 / Technology Area
【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）計測・分析/Advanced Characterization
【重要技術領域 / Important Technology Area】（主 / Main）高度なデバイス機能の発現を可能とするマテリアル/Materials allowing high-level device functions to be performed（副 / Sub）-
キーワード / Keywords
厚膜レジスト,リフトオフ,フレキシブルデバイス,サーモパイル素子,リソグラフィ/Lithography,蒸着・成膜/Evaporation and Deposition
利用者と利用形態 / User and Support Type
利用者名（課題申請者）/ User Name (Project Applicant)
志村 英一
所属名 / Affiliation
東京応化工業株式会社
共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes
ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes
佐々木実 教授
利用形態 / Support Type
（主 / Main）共同研究/Joint Research（副 / Sub）-
利用した主な設備 / Equipment Used in This Project
TT-006：マスクアライナ装置
TT-008：洗浄ドラフト一式
TT-015：デジタルマイクロスコープ群
TT-017：表面形状測定器（段差計）
TT-001：スパッタ（金属、絶縁体）蒸着装置
報告書データ / Report
概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)
弊社は半導体用途に各種のフォトレジストを開発してきた。豊田工業大学にて手掛ける、機械部品類などの立体サンプルへの三次元フォトリソグラフィ技術では、凹凸に沿わせてレジスト膜を用意することになるので、厚膜レジストが利用できると有効なことが多い。基本的に、平面フォトリソグラフィで利用されるフォトレジストが利用できると考えられるが、詳細を比較すれば半導体分野とは異なる特有の事情が現れると考えられる。弊社が持つ各種のフォトレジストを試作に活用頂き、その検討結果について知見を得る。
実験 / Experimental
Fig. 1(a)はフレキシブル基板（パナソニック社R-F770）の銅配線層（元厚18㎛）を（株）松和産業にてパターン加工したものである。
このパターン幅は最小200㎛に限られる。銅膜厚は厚さ5-10㎛に薄くするよう特別指定し、表面に金フラッシュ仕上げを施したものである。これに追加パターンを施してリフトオフプロセスにて、銅とニッケルからなるサーモパイル素子を製作するためである。Fig. 1(a)はフレキシブル基板を、4”角ガラス基板に固定した様子でもある。平面基板と同じように、レジストのスピン成膜とマスク露光を行った。注意点は、銅膜厚よりも厚いフォトレジストでないと、段差を超えて均一なレジスト膜は得られないことである。過去の経験から、レジスト膜厚は25 ㎛を狙った。
結果と考察 / Results and Discussion
使用したレジストは20㎛以上の厚膜が用意できるPMER™ P-BZ4000（4000cP）である．
化学増幅ポジ型で、厚膜でも解像度を持ち合わせている。スピン条件は60rpmを30s、500rpmを30s、1500rpmを30sとした。その後140℃で5分間ベークした。露光量は200mJ/㎠とした。100 ℃で3分間露光後ベークした後、現像を2分間行い、水で十分に洗浄した。Fig.
1(b)はパターニング結果である。PMER™ P-BZ4000は透明で、レジストの無いパターン部が比較的黒く見える。この最小デザイン幅は70㎛である。段差部を含めて、シャープな形状が得られた。Fig. 1(c)は、段差計でレジスト穴部を測定した様子（測定画面のスクリーンショット）である。レジスト膜厚相当の段差が25-30 ㎛あった。底には平坦な下地が見える。残渣は無いと判断した。また、銅パターン上では、レジスト膜厚がその2倍以上あるものの、膜が若干膨らんでいることも分かる。このパターンを使って、スパッタ成膜を行い、目的のサーモパイル素子が製作できた。
図・表・数式 / Figures, Tables and Equations
Fig. 1 (a) Flexible print circuit with Cu pattern for thermopile device array.
(b) PMER™ P-BZ4000 resist pattern on Cu pattern.
(c) Cross-section across the resist pattern obtained by surface profiler.
その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)
・共同研究者：佐々木実教授（豊田工業大学）
成果発表・成果利用 / Publication and Patents
論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)
口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.
特許 / Patents
特許出願件数 / Number of Patent Applications：0件
特許登録件数 / Number of Registered Patents：0件