【公開日：2023.08.01】【最終更新日：2023.05.09】
課題データ / Project Data
課題番号 / Project Issue Number
22RO0033
利用課題名 / Title
短チャネル4H-SiC Trench MOSFETsの研究
利用した実施機関 / Support Institute
広島大学
機関外・機関内の利用 / External or Internal Use
内部利用（ARIM事業参画者以外）/Internal Use (by non ARIM members)
技術領域 / Technology Area
【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）-
【重要技術領域 / Important Technology Area】（主 / Main）高度なデバイス機能の発現を可能とするマテリアル/Materials allowing high-level device functions to be performed（副 / Sub）次世代ナノスケールマテリアル/Next-generation nanoscale materials
キーワード / Keywords
リソグラフィ/Lithography
利用者と利用形態 / User and Support Type
利用者名（課題申請者）/ User Name (Project Applicant)
竹内 陸
所属名 / Affiliation
広島大学先進理工系科学研究科量子物質科学プログラム
共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes
ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes
利用形態 / Support Type
（主 / Main）機器利用/Equipment Utilization（副 / Sub）-
利用した主な設備 / Equipment Used in This Project
RO-111： 超高精度電子ビーム描画装置
RO-113： マスクレス露光装置
報告書データ / Report
概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)
4H-SiC MOSFETsの高周波動作に向け、オーバーラップ容量の削減と短チャネル化が可能なトレンチ型構造のMOSFETsの作製プロセスを新たに提案し、試作・評価を行った。チャネル長0.5 µmまでのデバイスで短チャネル効果抑制を示した。
実験 / Experimental
p型4H-SiC(0001)4°オフ基板に対して、アライメント・STI、トレンチ形成を行う。続いて、イオン注入用SiO₂マスクをCMPで平坦化し、Asイオンを注入、超高温不純物活性化を行いn+領域を形成する。次に、STI用SiO₂膜をCMPで平坦化した後、熱酸化によりゲートSiO₂膜を成膜する。その後、ゲート電極としてpoly-Siを成膜しCMPで平坦化する。Ni/Nbシリサイドによるオーミックコンタクトを形成し、Alを堆積して電極とし完成となる。作製したMOSFETsのチャネル幅は50 µm固定、チャネル長は0.5 µm,0.75 µm,1~5 µmである。
結果と考察 / Results and Discussion
試作したデバイスの光学顕微鏡写真を図1に示す。 基本的な電気的特性の結果を示す。代表として、チャネル長0.5 µmのId-Vd特性の結果を図2に示す。短チャネルデバイスでは、飽和領域での特性が劣化しドレイン電流が飽和することなくドレイン電圧とともに漸増するチャネル長変調が起こるが、試作デバイスでは正常な動作が確認された。短チャネルデバイスでは、ソース・ドレインからの空乏層の伸びがゲートでのポテンシャル制御性に影響を与え、閾値電圧が低下する。しかし試作デバイスでは、チャネル長0.5 µmでもおよそ0.5 Vほどの低下にとどめており、以前作製されたプレーナー型MOSFETsと比較しても少ない低下量であることが分かる。以上から、このデバイス構造により、短チャネル効果の発現抑制を示した。
図・表・数式 / Figures, Tables and Equations
図1 試作デバイス顕微鏡写真
図2 Id-Vd特性(L = 0.5 µm)
その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)
参考文献[1] Tomoyasu Ishii et al., 12thECSCRM, International Convention Centre, Birmingham, UK, MO.P.MO7, 2nd – 6th September 2018[2] 芝原健太郎、宮本恭幸、内田建、’’タウア・ニン最新VLSIの基礎’’ (2013) [3] Mitsuo Okamoto, Nobusuke Harada, 第9回先進パワー半導体分科会,ⅡA-17 (2022)
成果発表・成果利用 / Publication and Patents
論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)
口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.
特許 / Patents
特許出願件数 / Number of Patent Applications：0件
特許登録件数 / Number of Registered Patents：0件