【公開日：2024.07.25】【最終更新日：2024.03.14】
課題データ / Project Data
課題番号 / Project Issue Number
23AT0188
利用課題名 / Title
相変化材料を利用したプラズモニックデバイスの作成
利用した実施機関 / Support Institute
産業技術総合研究所 / AIST
機関外・機関内の利用 / External or Internal Use
外部利用/External Use
技術領域 / Technology Area
【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）-
【重要技術領域 / Important Technology Area】（主 / Main）高度なデバイス機能の発現を可能とするマテリアル/Materials allowing high-level device functions to be performed（副 / Sub）-
キーワード / Keywords
シリコン基材料・デバイス/ Silicon-based materials and devices,光学材料・素子/ Optical materials,電子線描画（EB）/ Electron beam lithography,光導波路/ Optical waveguide,光デバイス/ Optical Device,電子線リソグラフィ/ EB lithography,膜加工・エッチング/ Film processing/etching
利用者と利用形態 / User and Support Type
利用者名（課題申請者）/ User Name (Project Applicant)
加藤 颯
所属名 / Affiliation
筑波大学大学院 理工情報生命学術院 数理物質科学研究群 物理学学位プログラム
共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes
ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes
有本 宏,郭哲 維,川又 彰夫,木塚 優子
利用形態 / Support Type
（主 / Main）技術補助/Technical Assistance（副 / Sub）-
利用した主な設備 / Equipment Used in This Project
AT-093：高速電子ビーム描画装置（エリオニクス）
AT-082：化合物半導体エッチング装置（ICP-RIE）
AT-094：解析用PC（CAD及び近接効果補正用）
AT-107：3次元電界放出形走査電子顕微鏡（エリオニクス）
報告書データ / Report
概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)
過去30年以上にわたって、相変化材料および相変化デバイスは不揮発性の光学、電子記憶装置のプラットホームとして注目されている。特に近年では、フォトニック集積回路と の組み合わせが盛んに研究され、中でも全光学相変化メモリは実用的な光コンピューティングへの道を開くものとして期待されている。相変化デバイスは高速スイッチングと低エネルギー化のため小型化が望まれるが、従来の集積型フォトニックシステムではナノメートルサイズの光読み出しに問題があり、また回折限界によりデバイスの小型化が大きく制限されている。この問題を解決する方法として、相変化デバイスと表面プラズモンの組み合わせが注目されている。表面プラズモンは強い電場閉じ込め効果により局所的な電磁場の増強効果を持つ。また伝搬光よりも短い波長をもつため、光の回折限界を下回る微細な光学デバイスの作成が可能になる。
本研究ではプラズモニックデバイスに相変化材料を組み合わせた光学変調素子の作成を目的としており、今回の装置利用では電子ビーム描画とプラズマエッチングを利用して、光学素子へ光を伝送するためのシリコン導波路の作成を行った。
実験 / Experimental
使用した主な装置：
・【AT-082】化合物エッチング装置
・【AT-093】高速電子ビーム描画装置（エリオニクス）
・【AT-094】解析用PC（CSD及び近接効果補正用）
実験内容：
SOI基板上にグレーティングカプラーとシリコン導波路の作成を行う。カプラーの深さと導波路の厚みが異なるため、EB描画とエッチングを複数回繰り返し行うことで作成していく。
実験手順：
［1］重ね合わせ描画のためのグローバルマークの作成
1)SOI基板上にポジ型レジストAR-P 6200.13をスピンコート(2500 rpm、 60秒)
2)150℃で1分間ベーク
3)130 kV高速電子ビーム描画装置を用いて、ビーム電流1 nA、ドーズ量250 μC/cm2で露光
4)ZED-N50で2分間現像、ZMD-Bで30秒間リンス
5)130℃で1分間ポストベーク
6)化合物半導体エッチング装置を用いて、Process Gas：HBr 10 sccm、ICP Power 100 W、Bias Power 10W、Pressure 2PaでSi層を90秒間エッチング。(目標深さ200 nm)
7)化合物半導体エッチング装置を用いて、Process Gas：CF4 10 sccm + O2 2 sccm、ICP Power 200 W、Bias Power 100W、Pressure 1 Pa でSiO2層を120秒間エッチング。
8)O2アッシングにより、レジストを除去
［2］シリコン導波路の作成
1)グローバルマークがエッチングされた基板上にプライマー：SurPass4000をスピンコート(3000 rpm、 30秒)
2)リンス：IPAをスピンコート(3000 rpm、
30秒)
3)ネガ型レジストman-N 2403をスピンコート(4000
rpm、30秒)
4)110℃で90秒間プリベーク
5)帯電防止のためエスペイサー300zをスピンコート(2000
rpm、 30秒)
6)80℃で120秒間ドライベーク
7) 130 kV高速電子ビーム描画装置を用いて、ビーム電流2 nA、ドーズ量500 μC/cm2で露光
8)エスペイサー除去のため純水で60秒間リンス、105℃でポストベーク
9)TMAHで180秒間現像、純水で60秒間リンス
10)100℃で120秒間ドライベーク
以降も作業はあるが、現状ではここまで終了
結果と考察 / Results and Discussion
図1に作成したグローバルマークのデジタルマイクロスコープによる表面観察像を示す。幅10 nm、長さ200 nmのクロスマークである。クロスマークの各端にひびのようなものが確認できる。レジストの現像時間を長くするとこのひびが大きくなることが確認された。このひびに沿ってエッチングもされてしまうため、現像時間を短くする必要がある。
図2に導波路部のSEM観察像を示す。エッチングは行えていないため、レジストによってマスクされている様子である。目標の導波路幅は400 nmであったが、実際には30 nmほど細くなってしまっている。この原因についてはまだ分かっていないため、解析PCによる近接効果補正の条件変更、もしくは導波路幅を大きくして作成することで解決する方針である。
図・表・数式 / Figures, Tables and Equations
図1 デジタルマイクロスコープによるグローバルマークの表面観察像
図2 SEMによる導波路部観察像
その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)
競争的資金：JSPS科研費 (JP23H04575)、 文部科学省Q-LEAP ATTO (JPMXS0118068681)
産業技術総合研究所ナノプロセシング施設の有本宏様、郭哲維様、川又彰夫様、木塚優子様にご支援・ご協力いただきましたことを感謝いたします。
成果発表・成果利用 / Publication and Patents
論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)
口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.
特許 / Patents
特許出願件数 / Number of Patent Applications：0件
特許登録件数 / Number of Registered Patents：0件