【公開日：2023.07.31】【最終更新日：2023.04.25】
課題データ / Project Data
課題番号 / Project Issue Number
22UT1150
利用課題名 / Title
シリコンメンブレンへのスリット加工
利用した実施機関 / Support Institute
東京大学 / Tokyo Univ.
機関外・機関内の利用 / External or Internal Use
外部利用/External Use
技術領域 / Technology Area
【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）計測・分析/Advanced Characterization
【重要技術領域 / Important Technology Area】（主 / Main）高度なデバイス機能の発現を可能とするマテリアル/Materials allowing high-level device functions to be performed（副 / Sub）-
キーワード / Keywords
光学顕微鏡/Optical microscopy,リソグラフィ/Lithography,膜加工・エッチング/Film processing and Etching,EB,高品質プロセス材料
利用者と利用形態 / User and Support Type
利用者名（課題申請者）/ User Name (Project Applicant)
Kawamoto Erina
所属名 / Affiliation
(株)日立製作所 研究開発グループ
共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes
ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes
利用形態 / Support Type
（主 / Main）機器利用/Equipment Utilization（副 / Sub）,技術補助/Technical Assistance
利用した主な設備 / Equipment Used in This Project
UT-503：超高速大面積電子線描画装置
UT-505：レーザー直接描画装置 DWL66+2018
UT-604：高速シリコン深掘りエッチング装置
UT-850：形状・膜厚・電気特性評価装置群
UT-900：ステルスダイサー
報告書データ / Report
概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)
【目的】シリコン薄膜にスリットを作製する
【実施内容】SOI基板の活性層、支持層、ＢＯＸ層のリソグラフィ及びエッチングを行いスリットを作製した。
実験 / Experimental
SOI基板の活性層エッチング、支持層エッチング、BOX層エッチングを行った。
①活性層エッチング
SOI基板の洗浄後、活性層側にレジスト(ZEP-N50)、帯電防止剤(エスペーサ)を塗布し、超高速大面積電子線描画装置(F7000S-VD02)でリソグラフィを実施した。リソグラフィを行った試料は超純水で帯電防止剤を除去したのち、現像を行った。現像した試料は形状・膜厚・電気特性評価装置群(VHX-6000)で表面形態を観察し、予定通りの形状に現像がなされていることを確認した。 高速シリコン深掘りエッチング装置(MUC-21 ASE-Pegasus)を用いてエッチングを行い、形状・膜厚・電気特性評価装置群(VHX-6000)でBOX層までエッチングがされていることを確認した。その後、ヘキサン、アセトン、IPAを用いて、洗浄とレジストを除去した。
②支持層エッチング
活性層側を保護するためにレジスト(JSR7790G)を塗布した。その後、支持層側にレジスト(OAP, AZP4620)を塗布し、レーザー直接描画装置(DWL66+)でリソグラフィを実施した。リソグラフィ後の試料を現像、形状・膜厚・電気特性評価装置群(VHX-6000)で表面形態を観察し、予定通りの形状に現像がなされていることを確認した。高速シリコン深掘りエッチング装置(MUC-21 ASE-Pegasus)を用いてエッチングを行い、形状・膜厚・電気特性評価装置群(VHX-6000)でＢOX層までエッチングがされていることを確認した。その後、O2クリーン処理後にヘキサン、アセトン、IPAで試料をすすぎ、洗浄とレジストを除去を行った。
③BＯＸ層エッチング
HF50％溶液で1分間ウェットエッチングを行った。その後、形状・膜厚・電気特性評価装置群(VHX-6000)で観察した。
結果と考察 / Results and Discussion
SOI基板(2µm/4µm/600µm)でスリットを作製したところ、十字に配置したスリットの間に亀裂が入っていることが分かった(図1)。
これは活性層とBOX層の応力が原因と推定されるため、BOX層の薄いSOI基板(2µm/0.4µm/500µm)に変更した。さらに、応力集中を避けるために、スリットパターンは、角を落とした形状に変更した。
その結果、亀裂のないスリットを作製することができた(図2)。
図・表・数式 / Figures, Tables and Equations
図1. SOI基板(2µm/4µm/600µm)で作製したスリット
図2. SOI基板(2µm/0.4µm/500µm)で作製したスリット
その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)
東京大学大学院工学系研究科 附属システムデザイン研究センター落合幸徳様、肥後昭男様には技術打ち合わせをしていただきました。ありがとうございます。藤原誠さま、水島彩子さまには技術補助をいただきました。大変細やかに指導いただきましたこと、感謝申し上げます。
成果発表・成果利用 / Publication and Patents
論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)
口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.
特許 / Patents
特許出願件数 / Number of Patent Applications：0件
特許登録件数 / Number of Registered Patents：0件