【公開日：2023.07.28】【最終更新日：2023.05.29】
課題データ / Project Data
課題番号 / Project Issue Number
22AT0095
利用課題名 / Title
SiO2膜のハードマスク適用性評価
利用した実施機関 / Support Institute
産業技術総合研究所 / AIST
機関外・機関内の利用 / External or Internal Use
外部利用/External Use
技術領域 / Technology Area
【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）-
【重要技術領域 / Important Technology Area】（主 / Main）量子・電子制御により革新的な機能を発現するマテリアル/Materials using quantum and electronic control to perform innovative functions（副 / Sub）-
キーワード / Keywords
SiO2膜,ハードマスク,ZEP520A7,hp50nmL/Sパターン
利用者と利用形態 / User and Support Type
利用者名（課題申請者）/ User Name (Project Applicant)
山根 武
所属名 / Affiliation
キオクシア株式会社
共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes
ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes
利用形態 / Support Type
（主 / Main）技術補助/Technical Assistance（副 / Sub）-
利用した主な設備 / Equipment Used in This Project
AT-004：電界放出形走査電子顕微鏡[S4800_FE-SEM]
AT-019：多目的エッチング装置(ICP-RIE)
AT-082：化合物半導体エッチング装置（ICP-RIE）
AT-093：高速電子ビーム描画装置（エリオニクス）
報告書データ / Report
概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)
50nm厚SiO2膜をハードマスクとし、hp50nmL/Sパターンを形成できることを確認した。
実験 / Experimental
【利用した主な装置】
【NPF004】 電界放出形走査電子顕微鏡
【NPF019】 多目的半導体エッチング装置
【NPF082】 化合物半導体エッチング装置
【NPF093】 高速電子ビーム描画装置
【実験方法】
サンプルとして50nm厚のSiO2膜を成膜したSi基板を準備した。EBレジストZEP520A7をZEP-Aにて重量比(DR)1.65に希釈して、4000rpm、1分間にて塗布し、180℃、3分間のベークにてSiO2膜付きSi基板上に85nm厚のレジスト膜を形成した。
高速電子ビーム描画装置にてhp50nmL/Sパターンを描画し、現像液ZED-N50に1分間、リンス液ZMD-Bに30秒間浸した後に窒素を吹き付けて乾燥させた。
多目的エッチング装置を用い、CF4 80sccm、CHF3 20sccm、2Pa、ICP150W、Bias2W、20℃、2分15秒の条件にてSiO2膜のエッチングを行った。次に化合物半導体エッチング装置を用い、①Cl2 50sccm、1Pa、ICP 200W、Bias12.5W、20℃、1分の条件と、②Cl2 50sccm、BCl3 10sccm、1Pa、ICP 200W、Bias12.5W、20℃、1分の条件にてSi基板のエッチングを行った。
結果と考察 / Results and Discussion
電界放出型走査電子顕微鏡による現像後の断面像をFig.１、SiO2膜エッチング後の断面像をFig.２、条件①、②のSi基板エッチング後の断面像をFig.3、4に示す。いずれも所望の形状が得られており、SiO2膜をハードマスクとした加工が行えることを確認した。
図・表・数式 / Figures, Tables and Equations
Fig.1 Image of section after development.
Fig.2 Image of section after SiO2 film etching.
Fig.3 Image of section after Si wafer etching by Condition①.
Fig.4 Image of section after Si wafer etching by Condition②.
その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)
本件は共同研究として(国研)産業技術総合研究所のデバイス技術研究部門のご支援を頂きました。装置利用にあたり、ナノプロセシング施設の郭哲維氏、川又彰夫氏、佐藤平道氏、中島忠行氏、増田賢一氏の多大なご支援を頂きました。深く御礼申し上げます。
成果発表・成果利用 / Publication and Patents
論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)
口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.
特許 / Patents
特許出願件数 / Number of Patent Applications：0件
特許登録件数 / Number of Registered Patents：0件