利用報告書 / User's Reports | ARIM Japan公式ホームページ

【公開日：2024.07.25】【最終更新日：2024.04.01】

課題データ / Project Data

課題番号 / Project Issue Number

23OS1054

利用課題名 / Title

微細パターンの製造コスト比較

利用した実施機関 / Support Institute

大阪大学 / Osaka Univ.

機関外・機関内の利用 / External or Internal Use

外部利用/External Use

技術領域 / Technology Area

【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）計測・分析/Advanced Characterization

【重要技術領域 / Important Technology Area】（主 / Main）その他/Others（副 / Sub）-

キーワード / Keywords

利用者と利用形態 / User and Support Type

利用者名（課題申請者）/ User Name (Project Applicant)

三上寛祐

所属名 / Affiliation

徳島大学　ポストＬＥＤフォトニクス研究所

共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes

ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes

利用形態 / Support Type

（主 / Main）機器利用/Equipment Utilization（副 / Sub）,技術補助/Technical Assistance

利用した主な設備 / Equipment Used in This Project

OS-117：EB蒸着装置
 OS-105：高速大面積電子ビームリソグラフィー装置
 OS-107：マスクアライナー
 OS-126：接触式膜厚測定器

報告書データ / Report

概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)

徳島大学ポストLEDフォトニクス研究所ではこれまで、光学デバイス作製プロセスとして、基板上に微細なシリコン円柱を並べたパターンの作製方法について検討を行って来た。そのプロセスは単結晶CaF2基板上にEB描画でレジストパターンを形成後、EB蒸着でSi膜を成膜し、リフトオフするという方法である。
しかしながらこの方法では、CaF2基板は高価かつ大径化が困難（一例ではあるが、50.8mm径×0.5mm厚の単結晶CaF2基板の価格は約54千円、一方、100mm径×0.4mm厚のサファイア単結晶基板の価格は約16千円）、EB描画は描画速度が遅い上に設備利用料も高価（三上が調べた範囲では国内の受託加工業者の設備利用料は約10万円／時間）、Siの厚膜化は最終的なデバイスの高性能化に有効だがそれが困難、等の問題があった。
そこで、CaF2基板の代わりに単結晶サファイア基板を用い、EB描画を用いず、リフトオフではなくRIEを用いたプロセスについて検討することとした。大阪大学では従来プロセスを実施し、香川大で新プロセスを実施することで、プロセス上やコスト上の課題の確認を行った。

実験 / Experimental

【基板洗浄】洗浄効果の評価設備が無いため、洗浄により本当に基板が清浄化されたか否かの確認が出来ない。一方、基板メーカによれば、「出荷時に精密洗浄を行っている」とのこと。そこで有機溶媒や純水による洗浄は行わなかった。

【O2プラズマ処理】以前の試作ではEB用レジストの基板剥離防止のため、本処理を行って来たのでそれに従った。未登録装置（INSTRUMENTS社製　PLASMOD、製造中止品）を用い、O2 0.45Pa、100W×2分の処理を行った。

【レジスト塗布】ミカサのスピンコーターMA10を用い、１）HMDS、２）レジスト、３）帯電防止剤の順に塗布した。
１）HMDS　東京化成工業（株）製　TCI-GR　トリメチルシリル化剤　3000rpm×60秒、塗布後に180℃×5分間のベーク、
２）レジスト　日本ゼオン（株）製　ZEP520A（原液）、5500rpm×60秒、塗布後に180℃×3分のベーク。想定される塗布厚は、過去の塗布データより、約0.4μmである。
３）帯電防止剤　（株）レゾナック（旧社名　昭和電工）製エスペイサー300Z、3000rpm×60秒、塗布後に110℃×1分間のベーク。

【EB描画】エリオニクス社製 ELS-S50LBCを使用。1mm×1mmの範囲に、直径4μmの円柱を中心間隔6μmで前後左右に配列したパターンを描画。前任者が作成した描画プログラムを再利用した。
50kV-1nAとし、0.02μs/dotから0.26μs/dotまで、0.01μsec/dotずつ露光量を変化させて描画した。つまり、パターンの面積は計25mm2。

【現像】日本ゼオン（株）製のZEP-N50を使用。液温約22℃で90秒浸漬後、N2ジェットブローで乾燥。

【EB蒸着によるSi成膜】アルバック製 UEP-2000 OT-H/C と炭素製るつぼを使用。予備検討の結果では、10kV-40mAで0.04～0.06nm/秒となったので、23分間（1380秒）の蒸着で0.2μmを目標に成膜。
蒸着前の真空度は3.2×10-5Pa（排気時間約17時間）。1時間冷却後に取り出した。
予備検討時に膜厚はブルカー社製の接触式膜厚計 DektakXT-A を用いて測定した。

【XPSによるSi膜の分析】Si膜の成膜に関し、大阪大ARIMではEB蒸着で、香川大ARIMではデュアルイオンビームスパッタ装置で成膜を行ったが、両者の外観には明らかな差異（香川大は金属光沢、大阪大はこげ茶色の半透明）が見られるため、徳島大地域協働技術センターにて、アルバックファイ社製 PHI5000VersaProbe2を用いてXPS分析を行った。
蒸着前の真空度の影響も確認するため、2種類の真空度（低真空度　2.0×10-4Pa　排気時間約2時間、高真空度　3.2×10-5Pa　排気時間約16時間）で成膜し、AsDepositon、Arイオンエッチング1分後（推定エッチング深さ約1nm）、同2分後（推定エッチング深さ約2nm）で分析した。

【リフトオフ】日本ゼオン（株）製のZD-MAC、超音波洗浄装置、ビーカーにて行った。時間は150分。推奨条件は液温50℃であったが、使用した超音波洗浄装置に温調機構が無かったため、開始時は約30℃、終了時は約60℃であった。

結果と考察 / Results and Discussion

【描画結果】計25mm2の描画時間は51分であった。実際には描画装置への基板セット、真空排気、描画条件設定、基板取り出しなどの作業（1～2時間）が必要である。EB描画に要する時間を確認出来ただけでも十分意味があったと感じている。現像後のパターンをライカ社製デジタル顕微鏡 MC170HD で観察した。それを図1に示す。0.03μsec/dot～0.17μsec/dotの間に適切な露光条件がありそうだが、詳しくはSEM観察が必要である。

【Si膜の膜厚分布】直径100mmのシリコン基板を用いて測定した膜厚分布を図2に示す。膜厚分布は予想に反して悪かったが、有効な改善方法が無いので、この条件で試作を進めた。

【Si膜のXPS分析結果】図3に結果を示す。膜の内部まで相当量の酸素や炭素が観察されている。
EB蒸着装置の操作に不慣れな面があったためかも知れないが、特に炭素の検出については想定外であった。
比較のために香川大ARIMで作製したデュアルイオンビームスパッタ装置によるSi膜の分析結果を図4に示す。膜内部の酸素や炭素は激減する。チャンバーの容積に対して、排気能力に余裕のある真空ポンプを使用していることが関係しているのかも知れない。

【最後に】検討の途中で、より優先度の高い業務を与えられた結果、「EB描画＋EB蒸着＋リフトオフ」法については検討半ばで年度末を迎えてしまったことが残念である。