【公開日：2024.07.25】【最終更新日：2024.04.16】
課題データ / Project Data
課題番号 / Project Issue Number
23TU0176
利用課題名 / Title
高精細発光素子のパターニング技術
利用した実施機関 / Support Institute
東北大学 / Tohoku Univ.
機関外・機関内の利用 / External or Internal Use
外部利用/External Use
技術領域 / Technology Area
【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）-
【重要技術領域 / Important Technology Area】（主 / Main）高度なデバイス機能の発現を可能とするマテリアル/Materials allowing high-level device functions to be performed（副 / Sub）-
キーワード / Keywords
量子マテリアル,化学蒸着（CVD）装置,量子効果デバイス/ Quantum effect device,高品質プロセス材料/技術/ High quality process materials/technique,CVD
利用者と利用形態 / User and Support Type
利用者名（課題申請者）/ User Name (Project Applicant)
今田 裕士
所属名 / Affiliation
シャープディスプレイテクノロジー株式会社
共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes
松井章宏,菅勝行
ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes
菊田利行
利用形態 / Support Type
（主 / Main）機器利用/Equipment Utilization（副 / Sub）-
利用した主な設備 / Equipment Used in This Project
報告書データ / Report
概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)
次世代の自発光デバイスとして量子ドット(QD)を発光層に用いたnanoLEDの開発を進めている。nanoLEDデバイスは電極間の機能層を成膜後にフォトリソでパターニングするプロセスで形成しておりRGB画素の高精細化が可能であるが、大気や温度により発光特性が劣化してしまう。
そこで発光特性の劣化を抑えるために、有機ELで導入されている膜封止(TFE)技術であるCVDによるSiN成膜を東北大学ナノテク融合技術支援センター（CINTS）で実施し、効果を検証した。
実験 / Experimental
CINTSのTU-153を利用してSiNのCVD成膜を行った。サンプルは25mm□ガラスにnanoLEDのQD発光層成膜したものである。SiN膜厚は500nmとした。
CVDの成膜レシピは100℃程度の低温成膜となるように、CINTSで既に条件出しされている13.56 MHzと380 kHz電源を5 secと4 secでスイッチングするレシピを採用した。500 nm成膜の成膜時間は25分48秒だった。また、nanoLEDサンプルとは別にCVD膜の膜厚、屈折率評価のためにSiウエハへの成膜も行った。
自機関での測定として、QD発光層の蛍光寿命(1/e)をCVD成膜前後で測定した。Siウエハサンプルはエリプソメータを測定し、モデル解析により膜厚と屈折率を評価した。
結果と考察 / Results and Discussion
成膜したSiN膜の膜厚は410nmで狙いより薄かったが、屈折率は1.79でSiN膜としては低屈折率の膜であった。今回は成膜温度が上がらないレシピでの成膜であり、低い屈折率はその影響と考える。
QD発光層の蛍光寿命をSiN成膜前後で比較した（図1）。SiN成膜は同一条件で2サンプルを作製し、refはSiN成膜はなく他サンプルと蛍光寿命の測定タイミングを合わせたものとした。refを含む3サンプルで成膜前の初期値の蛍光寿命にバラツキはあるが、SiN成膜後での蛍光寿命は成膜前と比べてそれぞれ32%、17%低下した。一方でrefの低下率は6%であった。SiNサンプルとrefの蛍光寿命の低下率の差の一つとして温度による低下が考えられる。今回のSiN成膜条件と同等の100℃で30分ベークした場合、約10%の寿命低下があることを事前検討で確認しており、SiN成膜中のプロセス温度により劣化したと考える。一方で10%以上の低下があることから、温度以外の因子による影響があることが示唆され、要因解析中である。
図・表・数式 / Figures, Tables and Equations
図1 QD発光層サンプルのCVD成膜前後、及び、refの蛍光寿命
その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)
菊田様にはサンプル形態のご相談や、SiN成膜時の技術サポート、またメンテナンス対応を頂き、感謝申し上げます。
成果発表・成果利用 / Publication and Patents
論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)
口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.
特許 / Patents
特許出願件数 / Number of Patent Applications：0件
特許登録件数 / Number of Registered Patents：0件