【公開日：2024.07.25】【最終更新日：2024.05.07】

課題データ / Project Data

課題番号 / Project Issue Number

23NM5090

利用課題名 / Title

原子層堆積技術の研究

利用した実施機関 / Support Institute

物質・材料研究機構 / NIMS

機関外・機関内の利用 / External or Internal Use

内部利用（ARIM事業参画者以外）/Internal Use (by non ARIM members)

技術領域 / Technology Area

【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）-

【重要技術領域 / Important Technology Area】（主 / Main）量子・電子制御により革新的な機能を発現するマテリアル/Materials using quantum and electronic control to perform innovative functions（副 / Sub）-

キーワード / Keywords

薄膜/ Thin films

利用者と利用形態 / User and Support Type

利用者名（課題申請者）/ User Name (Project Applicant)

生田目 俊秀

所属名 / Affiliation

物質・材料研究機構

共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes

宮本真奈美

ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes

利用形態 / Support Type

（主 / Main）機器利用/Equipment Utilization（副 / Sub）,技術補助/Technical Assistance

利用した主な設備 / Equipment Used in This Project

NM-644：原子層堆積装置 [SUNALE R-150]
NM-640：スパッタ装置 [CFS-4EP-LL #1]
NM-641：スパッタ装置 [CFS-4EP-LL #2]
NM-643：電子銃型蒸着装置 [UEP-3000BS]

報告書データ / Report

概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)

Si基板上へ原子層堆積法で作製した絶縁膜の電気的な特性を調べるためにMetal-Oxide-Semiconductor (MOS) キャパシタを作製した。

実験 / Experimental

Si基板からなるMetal-Oxide-Semiconductor (MOS) キャパシタを次の手順で作製した。SiウエハからチップしたSi基板上へ、原子層堆積法で絶縁膜を作製して後に、スパッタ法でゲート電極を作製して、MOSキャパシタを作製した。

結果と考察 / Results and Discussion

原子層堆積装置による絶縁膜の成膜で、成長温度を300℃として、H2Oガスの場合、ALDサイクルを変えて種々の膜厚の絶縁膜が成膜できた。続いて、MOSキャパシタの上部電極はステンシルマスクを用いた電子銃型蒸着装置で成膜してMOSキャパシタを作製し、絶縁膜の膜厚に関係なく安定して作製できた。

図・表・数式 / Figures, Tables and Equations

その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)

成果発表・成果利用 / Publication and Patents

論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)

口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.

特許 / Patents

特許出願件数 / Number of Patent Applications：0件
特許登録件数 / Number of Registered Patents：0件