利用報告書 / User's Reports


【公開日:2024.07.25】【最終更新日:2024.03.01】

課題データ / Project Data

課題番号 / Project Issue Number

23AT0213

利用課題名 / Title

新材料集積化技術開発

利用した実施機関 / Support Institute

産業技術総合研究所 / AIST

機関外・機関内の利用 / External or Internal Use

内部利用(ARIM事業参画者以外)/Internal Use (by non ARIM members)

技術領域 / Technology Area

【横断技術領域 / Cross-Technology Area】(主 / Main)加工・デバイスプロセス/Nanofabrication(副 / Sub)-

【重要技術領域 / Important Technology Area】(主 / Main)高度なデバイス機能の発現を可能とするマテリアル/Materials allowing high-level device functions to be performed(副 / Sub)-

キーワード / Keywords

2D transition metal dichalcogenides, TMDC,エレクトロデバイス/ Electronic device,蒸着・成膜/ Vapor deposition/film formation,リソグラフィ/ Lithography,光リソグラフィ/ Photolithgraphy,先端半導体(超高集積回路)/ Ascanced Semiconductor (Very Large Scale Integration)


利用者と利用形態 / User and Support Type

利用者名(課題申請者)/ User Name (Project Applicant)

松木 武雄

所属名 / Affiliation

産業技術総合研究所

共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes
ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes

杉山 和義,木塚 優子,郭 哲維

利用形態 / Support Type

(主 / Main)機器利用/Equipment Utilization(副 / Sub)-


利用した主な設備 / Equipment Used in This Project

AT-006:マスクレス露光装置
AT-023:電子ビーム真空蒸着装置


報告書データ / Report

概要(目的・用途・実施内容)/ Abstract (Aim, Use Applications and Contents)

MoS2やWS2などのカルコゲナイド系2次元層状物質(2D transition metal dichalcogenides, TMDC)半導体をチャネルに用いたMOSFETを”単原子長ゲートによる低環境負荷物質から成る高出力 THz 増幅器の創出”に向けて応用するために、本課題では、SiO2/Si基板上のMoS2をチャネル材料に、SiをバックゲートとしたTFT(Thin Film Transistor)構造を試作して、TMDCのデバイスプロセス(材料集積化)の具体的課題と程度を実験的に検証し、課題解決に向けた方策検討の基盤とすることを目的とします。

実験 / Experimental

事前にMoS2/SiO2(100nm)/Siサンプルを準備した。マスクレス露光装置で単層MoS2領域に、ソース・ドレイン(SD)端子のメタル領域を開口するパターンを形成する。次に、電極としてNiそしてAuを連続蒸着成膜した。有機溶媒でレジスト除去するリフトオフプロセスを行うことで、SD領域にAu/Ni電極を形成した。Si基板へのバイアス印加のためSi基板裏面のSiO2を除去して、Au/Ni膜を蒸着形成した。以上で、Si基板をゲート電極、100nmSiO2をゲート絶縁膜、単層MoS2を半導体チャネルとするTFT構造ができた。

結果と考察 / Results and Discussion

図1に試作したTFTのIdVd特性を示す。ドレイン電圧を0-30V、ゲート電圧を0-30V掃引した。設計上のゲート長は、2μm、ゲート幅は、5μmである。ゲート絶縁膜が100nmと厚いが、ゲート長の割には、ドレイン電流Idは、小さい。これは、MoS2のソース・ドレイン部とNiとのコンタクト部でのコンタクト抵抗が大きく、ソース・ドレイン間の電圧が印加電圧に対して著しく低下しているからと考える。コンタクト抵抗は、接触部は面と単層TMDC端部とで異なる。今回のサンプル並びにプロセスでは、Ni接触部の面成分、線成分(TMDC端部)の比率が制御されない構造になっている。その比率制御をする構造・プロセスが要検討である。

図・表・数式 / Figures, Tables and Equations


図1 IdVd特性


その他・特記事項(参考文献・謝辞等) / Remarks(References and Acknowledgements)


成果発表・成果利用 / Publication and Patents

論文・プロシーディング(DOIのあるもの) / DOI (Publication and Proceedings)
口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.
特許 / Patents

特許出願件数 / Number of Patent Applications:0件
特許登録件数 / Number of Registered Patents:0件

印刷する
PAGE TOP
スマートフォン用ページで見る