【公開日：2024.07.25】【最終更新日：2024.03.14】
課題データ / Project Data
課題番号 / Project Issue Number
23AT0210
利用課題名 / Title
グラフェン電極を用いた平面型電子放出素子
利用した実施機関 / Support Institute
産業技術総合研究所 / AIST
機関外・機関内の利用 / External or Internal Use
内部利用（ARIM事業参画者以外）/Internal Use (by non ARIM members)
技術領域 / Technology Area
【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）-
【重要技術領域 / Important Technology Area】（主 / Main）高度なデバイス機能の発現を可能とするマテリアル/Materials allowing high-level device functions to be performed（副 / Sub）量子・電子制御により革新的な機能を発現するマテリアル/Materials using quantum and electronic control to perform innovative functions
キーワード / Keywords
エレクトロデバイス/ Electronic device,表面・界面・粒界制御/ Surface/interface/grain boundary control,蒸着・成膜/ Vapor deposition/film formation,ALD,膜加工・エッチング/ Film processing/etching
利用者と利用形態 / User and Support Type
利用者名（課題申請者）/ User Name (Project Applicant)
村上 勝久
所属名 / Affiliation
産業技術総合研究所
共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes
ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes
山崎将嗣,川又 彰夫
利用形態 / Support Type
（主 / Main）技術代行/Technology Substitution（副 / Sub）-
利用した主な設備 / Equipment Used in This Project
報告書データ / Report
概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)
MOS(Metal/Oxide/Semiconductor)構造を用いた平面型電子放出素子は、従来の針状陰極構造を有する冷陰極素子に比べて、低電圧で動作可能、既存の半導体プロセスで作製可能、動作可能な真空度の制約が少ない、面放出であるなど様々な特徴を有している。しかしながら、電子取り出し効率の低さがMOS型電子放出素子の実用化を妨げていた。我々のグループではMOS形電子放出素子の上部電極にグラフェンを用いたGOS（Graphene/Oxide/Semiconductor）構造の平面型電子放出素子を試作し、上部電極での電子散乱を抑制することにより、電子放出効率を従来素子と比較して１万倍向上することに成功した。GOS型電子放出デバイスは低真空、大気中、液中で動作することから、宇宙応用や液体材料改質など様々な用途での応用が検討されているが、酸素を含む環境中では放出電子により酸素ラジカルが発生し、グラフェン電極が損傷することが課題である。そのため、GOS型電子放出デバイスの特性を悪化させることなく酸素耐性を付与する、極薄の保護層の開発が重要となる。今回、GOS型電子放出デバイスの電子放出面にAtomic Layer Deposition(ALD)により極薄のAl2O3を成膜した、保護膜付きデバイスを試作評価した。
実験 / Experimental
ベースとなる基板には熱酸化膜付n-Si基板（酸化膜厚300 nm）を用いた。電子放出部のサイズは10 um角で、フォトリソグラフィとウェットエッチングによりパターニングした。その後、電子放出部に膜厚10nmの熱酸化膜層を作成した。上部の多層グラフェン電極（1 nm）は独自開発のプラズマCVD法を用いて、基板全面に成膜した。成膜したグラフェン上にコンタクト電極としてNi/Ti電極をフォトリソグラフィ、電子ビーム蒸着、リフトオフプロセスにより作製した。その後、ALDによりAl2O3を20サイクル成膜した。
結果と考察 / Results and Discussion
図1に保護膜付きGOS型電子放出素子の電子放出特性を示す。印加電圧7.5Vから放出電流を検出し、13Vで413nAに到達した。最大電子放出効率は2.7 %であった。Al2O3保護膜を付けてもGOSデバイスは動作可能であり、1%を超える高い電子放出効率を維持できることが分かった。
図・表・数式 / Figures, Tables and Equations
Figure1: Current voltage curve of the GOS type electron emission device with a Al2O3 protection layer
その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)
成果発表・成果利用 / Publication and Patents
論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)
-
Ren Mutsukawa, Protective Layer Process of Graphene-Oxide-Semiconductor Electron Emission Devices for Low Earth Orbit Applications, 2023 30th International Symposium on Discharges and Electrical Insulation in Vacuum (ISDEIV), , 560-562(2023).
DOI: 10.23919/ISDEIV55268.2023.10200560
口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.
- 六川蓮, 鷹尾祥典, 村田博雅, 長尾昌善, 村上勝久, 平面型グラフェン電子源の地球低軌道利用に向けた保護膜作製とその評価, 第67回宇宙科学技術連合講演会, 富山国際会議場（富山県富山市）,2023年10月17日
- 六川蓮, 鷹尾祥典, 村田博雅, 長尾昌善, 村上勝久, 平面型グラフェン電子源への耐酸素保護膜の作製と電子放出特性評価, 第84回応用物理学会秋季学術講演会, 熊本城ホール他(熊本県熊本市）, 2023年09月20日
- 六川蓮, 鷹尾祥典, 村田博雅, 長尾昌善, 村上勝久, FABRICATION OF PROTECTIVE COATING ON GRAPHENE-OXIDE-SEMICONDUCTOR ELECTRON SOURCES FOR IMPROVING OXYGEN RESISTANCE AND EVALUATION OF EMISSION CHARACTERISTICS , The 14th International Vacuum Electron Sources Conference, 筑波大学春日キャンパス（茨城県つくば市）,2023年09月27日
- 六川蓮, 鷹尾祥典, 村田博雅, 長尾昌善, 村上勝久, 酸化環境に対する平面型グラフェン電子源の保護手法と電子放出特性に及ぼす影響 , 電子情報通信学会 電子デバイス研究会, ウインク愛知(愛知県名古屋市), 2023年12月07日
- 六川蓮, 松本直之, 鷹尾祥典, 村田博雅, 長尾昌善, 村上勝久, Protective layer process of graphene-oxide-semiconductor electron emission devices for low earth orbit applications , 30th International symposium on Discharges and Electrical Insulation in Vacuum, 沖縄自治会館（沖縄県那覇市）, 2023年06月27日
特許 / Patents
特許出願件数 / Number of Patent Applications：0件
特許登録件数 / Number of Registered Patents：0件