【公開日：2024.07.25】【最終更新日：2024.04.03】

課題データ / Project Data

課題番号 / Project Issue Number

23AT0196

利用課題名 / Title

GaN MOSFETプロセスの開発

利用した実施機関 / Support Institute

産業技術総合研究所 / AIST

機関外・機関内の利用 / External or Internal Use

内部利用（ARIM事業参画者以外）/Internal Use (by non ARIM members)

技術領域 / Technology Area

【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）-

【重要技術領域 / Important Technology Area】（主 / Main）高度なデバイス機能の発現を可能とするマテリアル/Materials allowing high-level device functions to be performed（副 / Sub）革新的なエネルギー変換を可能とするマテリアル/Materials enabling innovative energy conversion

キーワード / Keywords

蒸着・成膜/ Vapor deposition/film formation,CVD,光リソグラフィ/ Photolithgraphy,膜加工・エッチング/ Film processing/etching,高周波デバイス/ High frequency device,エレクトロデバイス/ Electronic device,ワイドギャップ半導体/ Wide gap semiconductor,パワーエレクトロニクス/ Power electronics

利用者と利用形態 / User and Support Type

利用者名（課題申請者）/ User Name (Project Applicant)

木内 真希

所属名 / Affiliation

産業技術総合研究所

共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes

ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes

増田 賢一

利用形態 / Support Type

（主 / Main）機器利用/Equipment Utilization（副 / Sub）-

利用した主な設備 / Equipment Used in This Project

AT-023：電子ビーム真空蒸着装置
AT-081：プラズマCVD薄膜堆積装置（SiN）
AT-082：化合物半導体エッチング装置（ICP-RIE）
AT-089：赤外線ランプ加熱炉（RTA）

報告書データ / Report

概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)

GaN材料を用いたパワー素子やLEDの製造では、低価格化が重要である。そこで近年スパッタ法によるGaN膜の形成が注目されている。本課題ではSi基板上にスパッタ法によりGaN膜を形成したGaNテンプレートの実用性を評価した。スパッタにより製造されたGaNテンプレート上にMOCVDによりHEMT構造を成長し、デバイスを作製して、動作実証を行っている。 昨年度、HEMTの制作に初めて成功したが、本年度は歩留まり向上を目指したプロセス作製条件の検討を行った。

実験 / Experimental

【利用した主な装置】 プラズマCVD薄膜堆積装置（TEOS/SiO2）[AT-081], 化合物半導体エッチング装置(ICP-RIE) [AT-082], 電子ビーム真空蒸着装置[AT-023], 酸アルカリドラフトチャンバー
【実験方法】図１に、作成したデバイス構造を示す。東ソー製のGaNテンプレートは歪制御がされており、直接MOCVDで成長が可能である。AlGaN/GaN　HEMT構造をMOCVDで成膜し、デバイス作成を行った。基本的な構造は、Si基板側からスパッタによるGaNバッファ層、MOCVD法によるGaN層、AlGaN層である。MOCVDで成膜するGaN層やAlGaN層の総膜厚は約２μｍである。またAlGaN層とGaN層の間に形成される２次元電子ガスは移動度が高く高周波デバイスに適している。 　製作プロセスとしては、チャネル領域の一部をドライエッチングして素子分離した後に、ソースとドレイン電極には、Ti／Al／Ni／Auを用いた。また、HEMTデバイスにおいて、オーミック抵抗を下げる必要があるため、ヘテロ構造に直接金属が接するようにした。ゲートにはNi／Auを用いた。

結果と考察 / Results and Discussion

ドライエッチングで素子分離した後のウェハ表面のAFM像を図２に示す。表面にレジストの残渣と思われる残留物があり、これがソース・ドレイン電極の歩留まりを下げていたと考えられる。そこで、エッチング後のレジスト除去プロセスを工夫することで、この残渣が観察されなくなるように改善した。その結果、導通不良の素子数が減少したことに加え、ゲート特性も改善してHEMTのしきい値電圧が基板設計から予測される値と同等となった。スパッタ法によるGaNの成膜技術はGaNパワーデバイスや光デバイスの低価格化に重要な技術である一方、ウェハ品質を示すには歩留まりが指標となるため、本プロセス改善はウェハ起因の歩留まりを正確に評価するための一助となると考える。

図・表・数式 / Figures, Tables and Equations

図１．デバイス構造図

図２．ドライエッチング後の表面AFM像．

その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)

謝辞：GaNテンプレートを提供していただいた株式会社東ソー、上岡義弘氏、末本祐也氏、板東廣朗氏、召田雅実氏に感謝する。

成果発表・成果利用 / Publication and Patents

論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)

口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.

特許 / Patents

特許出願件数 / Number of Patent Applications：0件
特許登録件数 / Number of Registered Patents：0件