【公開日：2024.07.25】【最終更新日：2024.03.14】

課題データ / Project Data

課題番号 / Project Issue Number

23AT0122

利用課題名 / Title

電圧制御型MRAMデバイスの要素技術開発

利用した実施機関 / Support Institute

産業技術総合研究所 / AIST

機関外・機関内の利用 / External or Internal Use

内部利用（ARIM事業参画者以外）/Internal Use (by non ARIM members)

技術領域 / Technology Area

【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）-

【重要技術領域 / Important Technology Area】（主 / Main）高度なデバイス機能の発現を可能とするマテリアル/Materials allowing high-level device functions to be performed（副 / Sub）-

キーワード / Keywords

スピントロニクス素子・物質/ Spintronics devices and materials,エレクトロデバイス/ Electronic device,スピントロニクスデバイス/ Spintronics device,蒸着・成膜/ Vapor deposition/film formation,スパッタリング/ Sputtering,電子線リソグラフィ/ EB lithography,光リソグラフィ/ Photolithgraphy

利用者と利用形態 / User and Support Type

利用者名（課題申請者）/ User Name (Project Applicant)

落合 隆夫

所属名 / Affiliation

産業技術総合研究所

共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes

杉原 敦,佐々木 史雄,鈴木 淳

ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes

佐藤 平道

利用形態 / Support Type

（主 / Main）機器利用/Equipment Utilization（副 / Sub）-

利用した主な設備 / Equipment Used in This Project

AT-093：高速電子ビーム描画装置（エリオニクス）
AT-095：RF-DCスパッタ成膜装置（芝浦）
AT-109：６インチ電子ビーム真空蒸着装置（アールデック）
AT-023：電子ビーム真空蒸着装置
AT-018：反応性イオンエッチング装置 (RIE)

報告書データ / Report

概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)

電圧制御磁気異方性効果を利用して書き込みを行う電圧制御型磁気ランダムアクセスメモリ(VC-MRAM)は、従来のスピントランスファートルク型磁気ランダムアクセスメモリ(STT-MRAM)に対して信頼性、あるいは消費電力の点で優位性があり、次世代のMRAMとして期待されている。
本研究は、300mmウェハプロセスによりVC-MRAMデバイスを作製し、量産の観点からデバイス特性を評価することを目的とする。

実験 / Experimental

強磁性トンネル接合膜(MTJ)、およびハードマスク材料の成膜、マスクパターン露光、MTJ加工、および保護膜形成の工程は300mmウェハプロセスにより実施した。現状、電極加工工程のセットアップが未完了のため、以降の工程は20mm小片プロセスにより実施した。
20mm小片プロセスは、Spin On Grass(SOG)による平坦化、エッチバックによる頭出し、Au/Cr電極金属成膜、電極パターン露光、そして電極エッチングを行いMRAMデバイスを作製した。
また、電気特性の評価はDC二端子測定により行った。

結果と考察 / Results and Discussion

MTJ加工条件の最適化のため、加工後のMTJの形状評価を行った。エッチング条件の最適化により、孤立パターンではテーパー角80°以上、最小加工寸法40 nmのMTJ素子が形成できていることをTEM分析により確認した。一方、アレイパターンでは、デバイスピッチ130 nm、メモリ容量で約2MbitのMRAMアレイが形成できたことを確認した。
Fig.1に20mm小片プロセスで電極形成した素子についてDC2端子法による磁気抵抗測定を行った結果を示す。角形の良好なマイナーループが観測され、210 %の磁気抵抗比(MR ratio) が得られた。 しかしながら、ショートやオープンなど不良ビットが非常に多く、歩留まりが数％と非常に低いことが課題であることが分かった。今後は平坦化、あるいはエッチバック条件の最適化を行い、ビット歩留まりを向上を目指す。

図・表・数式 / Figures, Tables and Equations

Fig.1 DC二端子法により測定した磁気抵抗のマイナーループ.

その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)

成果発表・成果利用 / Publication and Patents

論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)

口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.

特許 / Patents

特許出願件数 / Number of Patent Applications：0件
特許登録件数 / Number of Registered Patents：0件