【公開日：2024.07.25】【最終更新日：2024.05.13】
課題データ / Project Data
課題番号 / Project Issue Number
23UT1020
利用課題名 / Title
高熱伝導率無機層間絶縁材料・プロセスの開発
利用した実施機関 / Support Institute
東京大学 / Tokyo Univ.
機関外・機関内の利用 / External or Internal Use
内部利用（ARIM事業参画者以外）/Internal Use (by non ARIM members)
技術領域 / Technology Area
【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）計測・分析/Advanced Characterization
【重要技術領域 / Important Technology Area】（主 / Main）高度なデバイス機能の発現を可能とするマテリアル/Materials allowing high-level device functions to be performed（副 / Sub）-
キーワード / Keywords
光リソグラフィ/ Photolithgraphy,電子線リソグラフィ/ EB lithography,膜加工・エッチング/ Film processing/etching,電子顕微鏡/ Electronic microscope,高品質プロセス材料/技術/ High quality process materials/technique,先端半導体（超高集積回路）/ Advanced Semiconductor (Very Large Scale Integration),チップレット/ Chiplet,ハイブリッドボンディング/ Hybrid Bonding
利用者と利用形態 / User and Support Type
利用者名（課題申請者）/ User Name (Project Applicant)
二宮 健生
所属名 / Affiliation
先端システム技術研究組合
共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes
杉山翔,長千恵
ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes
太田悦子,安永 竣
利用形態 / Support Type
（主 / Main）機器利用/Equipment Utilization（副 / Sub）-
利用した主な設備 / Equipment Used in This Project
UT-500：高速大面積電子線描画装置
UT-604：高速シリコン深掘りエッチング装置
UT-855：高精細電子顕微鏡
UT-505：レーザー直接描画装置 DWL66+2018
UT-509：枚葉式自動リフトオフ装置
報告書データ / Report
概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)
半導体の3次元実装化に伴い単位面積当たりの発熱量が増加し、チップ・パッケージそれぞれのレベルで放熱特性の向上が望まれている。本研究ではこのような背景に鑑み、シリコン酸化膜よりも熱伝導率の高い無機材料の、層間絶縁膜応用に向けた製膜技術開発を行っている。新規高熱伝導率材料とその製膜プロセスを半導体製造に適用するためには、熱伝導率以外にも様々な要件をクリアしなければならない。その中でも23年度は段差被覆性（カバレッジ特性）の評価に着目し、このための下地作りと出来栄え評価を行った。
実験 / Experimental
カバレッジ特性評価用のTEG(Test Element Group)作成は、EB描画装置によるパターニングと、ボッシュプロセスによるシリコンのドライエッチングにより行った。下地にはSOI(Silicon on Insulator)基板を用い、Box層をエッチングストッパとして、Device層を加工することで、パターン幅が1µm~160µmのトレンチあるいはホールを形成する。出来栄えの観察は走査型電子顕微鏡(SEM: Scanning Electron Microscope)を用いて行った。
結果と考察 / Results and Discussion
まず初めにボッシュプロセスによるSOI基板のエッチングレートの評価を行い、図1にこの結果を示す。エッチングレートはパターン形状・幅の両方に依存し、トレンチのエッチングレートはホールに比べやや高く、両者とも幅が狭くなるとレートが低くなる傾向が見られる。TEGには異なる幅のトレンチ（あるいはホール）が搭載されているため、最も細い1µmに合わせてサイクル数を決定した。なお、東京大学ARIM微細加工部門の武田クリーンルームの高速シリコン深堀エッチング装置に備えられていた標準的な条件を用いたため、ガス流量やパワー等の詳細については記載を割愛したい。図2に10µm高さのDevice層をエッチングした後の、幅3µmのトレンチ付近のSEM斜視像を示す。同じく幅3µmのトレンチの断面SEM像を図3に示す。オーバーエッチのためトレンチ底部が上部に比べやや太くなっているものの、十分垂直に加工されており、カバレッジ特性の評価に適用できると判断した。
図3のSEM像ではトレンチ断面に凹凸があるのが確認できるが、これはボッシュプロセスの各サイクルで形成されるものである。できれば表面が滑らかなトレンチであることが望ましいため、トレンチ形成後にSF6ガスによる等方的なエッチングで凹凸緩和することを試みた。図4にSF6プラズマで10sec処理した後の断面SEM像を示す。凹凸は若干緩和されたものの、トレンチ上部が腐食してしまい、現段階ではカバレッジ評価に用いるには不適当な結果であった。この点については今後も継続して検討していきたい。
図・表・数式 / Figures, Tables and Equations
図1. シリコンエッチングレートのトレンチあるいはホール幅依存性
図2. 10µm高さのトレンチを斜め上から観察したSEM像
図3. 幅3µmのトレンチを観察した断面SEM像
図4. 3µm幅のトレンチに対してSF6プラズマ中で10sec等方エッチング処理後の断面SEM像
その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)
成果発表・成果利用 / Publication and Patents
論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)
口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.
- 2024 IEEE Symposium on VLSI Technology(査読中)
特許 / Patents
特許出願件数 / Number of Patent Applications：0件
特許登録件数 / Number of Registered Patents：0件