【公開日：2023.07.31】【最終更新日：2023.05.25】
課題データ / Project Data
課題番号 / Project Issue Number
22UT1203
利用課題名 / Title
2次元半導体への高濃度電子注入と微細デバイス特性評価
利用した実施機関 / Support Institute
東京大学 / Tokyo Univ.
機関外・機関内の利用 / External or Internal Use
内部利用（ARIM事業参画者以外）/Internal Use (by non ARIM members)
技術領域 / Technology Area
【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）-
【重要技術領域 / Important Technology Area】（主 / Main）量子・電子制御により革新的な機能を発現するマテリアル/Materials using quantum and electronic control to perform innovative functions（副 / Sub）次世代ナノスケールマテリアル/Next-generation nanoscale materials
キーワード / Keywords
原子層半導体,蒸着・成膜/Evaporation and Deposition,リソグラフィ/Lithography,EB,膜加工・エッチング/Film processing and Etching,原子薄膜/ Atomic thin film,原子層薄膜/ Atomic layer thin film,原子層薄膜/ Atomic layer thin film,ナノシート/ Nanosheet
利用者と利用形態 / User and Support Type
利用者名（課題申請者）/ User Name (Project Applicant)
桐谷 乃輔
所属名 / Affiliation
東京大学大学院総合文化研究科
共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes
松山圭吾
ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes
藤原誠,水島彩子
利用形態 / Support Type
（主 / Main）機器利用/Equipment Utilization（副 / Sub）-
利用した主な設備 / Equipment Used in This Project
UT-503：超高速大面積電子線描画装置
UT-700：4インチ高真空EB蒸着装置
UT-906：ブレードダイサー
報告書データ / Report
概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)
原子層半導体は次世代の半導体デバイス物質として世界中で注目されており、International Roadmap for Devices and Systems (IRDS)においても、今後の電子デバイス分野における重要性が指摘されている。しかしながら、電子デバイスとして応用展開を闊達に進めるためには、新たに注目を集める本物質の電子濃度を変調する必要がある。さらに、高濃度に電子濃度の変調された原子層半導体デバイスにおけるデバイス特性評価を進める必要がある。そこで、本プロジェクトでは、電子濃度を強く変調した原子層半導体デバイスを試作し、その輸送特性の評価を目的として研究を進める。
実験 / Experimental
初めての本施設の実施につき、原子層半導体トランジスタ作製に向けた打ち合わせを実施した。デバイス構造は電極、原子層半導体薄膜、酸化膜付きSi基板の３種のみで構成される単純な構造であるが、使用する結晶のサイズは高々10μmスケールであるため、電極はμm-sub μmスケールで精巧に作製する必要がある。そのため、パターン描画に際し、高レゾリューションが期待できるF7000Sを一貫して使用する方針を採用した。デバイス作製にあたり、以下の2ステップ（１.マーク付き基板の作製、2.薄膜への電極パターンの作製描画）のプロセスで実施する方針をとり、本年度はステップ1のみを実施した。内容としては、ステップ2での描画時の位置合わせの基準となる十字の図形(数十μスケール)、薄膜の位置を視認するためのアドレス（数字）をSi基板上にパターンするものである。実施工程は以下の通りである。まず初めに、260 nm酸化膜付き4インチウェハーにレジスト(ZEP520)をスピンコート後、EB描画装置(F7000S)により1.5 cm四方を基本単位としたパターンを、4x4の配置でウェハー全面に描画した。その後、電子線蒸着装置によりTi 5 nm, Au 20 nmを堆積させ、リフトオフを実施し、ブレードダイサーにより1.5 cm四方のチップ16枚に裁断した。光学顕微鏡で全てのチップが設計図通りにパターンされていることを確認した。
結果と考察 / Results and Discussion
上記で示した一連のプロセスにより、専用マーク付きSi/SiO2チップを複製することに成功した。今後は、ステップ2を実施し、原子層半導体デバイスの完成を目指す。最終的には、デバイスのチャネル部分に有機分子を接合させた「分子/原子層半導体ヘテロ構造」を作製し、電気伝導の観点から新奇物性を探索する予定である
図・表・数式 / Figures, Tables and Equations
その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)
装置利用および本プロジェクトの開始にあたり、落合幸徳様、藤原誠様、水島彩子様には大変お世話になりました。感謝を申し上げます。
成果発表・成果利用 / Publication and Patents
論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)
口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.
特許 / Patents
特許出願件数 / Number of Patent Applications：0件
特許登録件数 / Number of Registered Patents：0件